[집중분석] 인텔, 반도체 공정 ‘옹스트롬(0.1나노미터)’ 시대 연다
[집중분석] 인텔, 반도체 공정 ‘옹스트롬(0.1나노미터)’ 시대 연다
  • 박시현 기자
  • 승인 2021.07.28 01:16
  • 댓글 0
이 기사를 공유합니다

‘인텔 액셀러레이티드’ 행사에서 2025년 및 이후 공정 및 패키징 기술 로드맵 공개
권명숙 인텔코리아 사장이 27일 열린 기자간담회에서 ‘인텔 액셀러레이티드’의 발표 내용을 소개하고 있다.
권명숙 인텔코리아 사장이 27일 열린 기자간담회에서 ‘인텔 액셀러레이티드’의 발표 내용을 소개하고 있다.

[디지털경제뉴스 박시현 기자] 인텔이 반도체 공정 기술의 ‘옹스트롬(Angstrom, 0.1 나노미터)‘ 시대를 열겠다고 선언했다.

인텔은 최근 미디어 대상의 온라인 브리핑 ‘인텔 액셀러레이티드(Intel Accelerated)’에서 2025년 및 이후 차세대 제품의 발전을 가속화할 공정 및 패키징 혁신 로드맵을 공개했다. 또 새로운 공정 명명 방식을 소개하고, 인텔 파운드리 서비스(IFS)의 첫 번째 고객을 공개했다.

인텔코리아는 27일 온라인 기자간담회를 열어 권명숙 인텔코리아 사장과 나승주 인텔코리아 상무가 나서 ‘인텔 액셀러레이티드’의 발표 내용을 설명했다.

새로운 공정 명명 방식 '인텔7, 인텔4, 인텔3, 인텔 20A' = 인텔은 공정 로드맵을 공개하면서 공정 성능, 전력, 면적 등 핵심 기술 매개변수를 바탕으로 새로운 명명 방법을 소개했다.

인텔은 “업계는 기존의 나노미터 기반 프로세스 공정의 명칭이 실제 게이트 길이와는 일치하지 않는다는 사실을 1997년부터 인식해 왔다. 업계에서 사용하는 다양한 이름과 번호를 사용하는 방식은 더 이상 특정 측정값을 의미하지 않으며, 전력 효율과 성능의 균형을 최대로 유지하는 방법에 대한 완전한 정보를 제공하지 못한다. 인텔은 반도체 공정에 대한 새로운 명칭을 도입함으로써 고객이 공정 노드를 식별하고, 보다 정확한 정보를 바탕으로 의사 결정을 내릴 수 있도록 했다”라며, 공정 명명 방식의 수정 배경을 설명했다.

<그림 1>인텔 공정기술 혁신 로드맵

인텔이 새로 정한 공정 명명은 ‘인텔7’, ‘인텔4’, ‘인텔3’, ‘인텔 20A’ 등이다.

인텔 7은 핀펫(FinFET) 트랜지스터 최적화를 기반으로 기존의 인텔 10나노 슈퍼핀(SuperFin)에 비해 와트당 성능을 약 10%~15% 향상시킨다. 인텔 7이 적용되는 제품은 2021년 선보일 클라이언트 PC용 ‘앨더 레이크(Alder Lake)’와 2022년 1분기 생산 예정인 데이터센터용 ‘사파이어 래피즈(Sapphire Rapids)’ 등이다.

인텔 4는 EUV 리소그래피를 전면 도입해 초단파 빛을 사용, 매우 세밀하게 인쇄할 수 있다. 인텔 4는 면적 개선 뿐만 아니라 와트당 약 20% 성능을 높인다. 인텔이 오는 2023년 출시 예정인 클라이언트 PC용 ‘메테오 레이크(Meteor Lake)’, 데이터센터용 ‘그래나이트 래피즈(Granite Rapids)’ 등에 적용되며, 2022년 하반기에 생산에 들어갈 예정이다.

인텔 3은 추가적인 핀펫(FinFET) 최적화와 EUV 활용을 높여 인텔 4에 비해 와트당 성능을 약 18% 높이고 면적도 개선한다. 인텔 3은 2023년 하반기에 생산을 시작한다.

◆인텔 20A의 핵심 기술 2가지 ‘리본펫’과 ‘파워비아’ = 인텔 20A는 원자 수준에서 소자와 재료를 제작하는 새로운 시대인 반도체의 옹스트롬(0.1nm) 시대를 열 것으로 기대를 모으고 있다. 인텔 20A의 획기적인 공정 기술은 리본펫(Ribbon FET)과 파워비아(PowerVia) 등 2가지이다.

리본펫은 인텔이 GAA(Gate-all-around) 트랜지스터를 적용한 것으로, 이는 인텔이 2011년 핀펫 이후 처음 선보이는 새로운 트랜지스터 아키텍처이다. 이 기술은 더 빠른 트랜지스터 스위칭 속도를 제공하는 동시에 더 작은 면적 구현이 가능하며 다중 핀과 구동 전류가 동일하다.

파워비아는 업계 최초로 후면 전력 공급을 구현한 인텔만의 제품으로 웨이퍼 전면에 전력 라우팅이 필요하지 않아 신호 전송을 최적화했다. 인텔 20A는 2024년에 생산에 들어간다. 인텔은 인텔 20A 공정 기술을 활용해 퀄컴과 협력할 수 있는 기회를 기대하고 있다.

인텔은 2025년 이후 인텔 20A를 뛰어넘는 인텔 18A를 내놓을 계획이다. 인텔 18A는 트랜지스터 성능을 다시 한 번 높일 리본펫의 향상과 함께 2025년 초를 목표로 이미 개발 중이다.

이와 함께 인텔은 High NA(High Numerical Aperture) EUV라 불리는 차세대 극자외선 리소그래피(EUV)를 빠르게 도입할 계획이다. 인텔은 ASML로부터 업계 최초로 High NA EUV 생산 툴을 공급받을 예정이라고 밝혔다.

인텔 수석 부사장 겸 기술 개발 부문 총괄인 앤 켈러허(Ann Kelleher) 박사는 “인텔은 업계를 비약적으로 발전시킨 오랜 토대가 되는 공정 혁신의 역사를 가지고 있다”라며, “90나노 스트레인드 실리콘, 45 나노 High-k 메탈 게이트, 22나노 핀펫으로의 전환을 이끌었다. 인텔 20A는 리본펫과 파워비아의 두 가지 획기적인 혁신을 통해 공정 기술의 또 다른 분수령이 될 것이다”라고 말했다.

팻 겔싱어(Pat Gelsinger) 인텔 CEO는 “무어의 법칙은 아직까지도 유효하다. 인텔은 향후 10년간의 혁신을 통해 ‘1’을 넘어설 수 있는 확실한 방법을 보유하고 있다. 주기율표의 모든 원소가 고갈될 때까지 인텔은 무어의 법칙을 지속해 나갈 것이며 실리콘의 마법과 같은 혁신을 거침없이 추구할 것이다”라고 밝혔다.

◆인텔, ‘포베로스 옴니’와 ‘포베로스 다이렉트’로 고급 패키징 기술 리더십 지속 확보 = 인텔은 이번 ‘인텔 액셀러레이티드’에서 공정 기술의 로드맵 외에 패키징 기술의 로드맵도 소개했다.

<그림 2>인텔 패키징 기술 혁신 역량

인텔은 패키징 기술인 임베디드 멀티 다이 인터커넥트 브릿지(EMIB) 솔루션으로 표준 패키징 기술에 비해 대역폭의 집적도는 2배, 전력 효율성은 4배 높은 성능을 구현하며, 패키징 기술의 리더십을 유지해 왔다.

2022년 1분기 생산 예정인 데이터센터용 ‘사파이어 래피즈’에 EMIB가 적용될 예정이다. 사파이어 래피즈 이후 차세대 EMIB는 범프(bump) 피치를 55마이크론에서 45마이크론으로 개선할 예정이다.

인텔은 포베로스 옴니(Foveros Omni)와 포베로스 다이렉트(Foveros Direct) 등 첨단 패키징 기술로 고급 패키징 기술의 리더십을 지속적으로 확보한다는 전략이다.

포베로스는 웨이퍼 수준의 패키징 기능을 활용해 최초의 3D 적층 솔루션을 제공한다. 2023년 출시 예정인 클라이언트 PC용 ‘메테오 레이크’는 2세대 포베로스를 적용할 제품이 될 전망이다.

포베로스 옴니는 실리콘 다이를 서로 연결하고 모듈 설계를 위한 3D 적층 기술을 활용해 무한한 유연성과 성능을 제공하는 차세대 포베로스 기술이다. 포베로스 옴니는 여러 종류의 공정으로 생산된 상부 다이와 기본 타일을 혼용해 다이 분리가 가능하며, 2023년에 대량 생산이 가능할 것으로 예상된다.

포베로스 다이렉트는 낮은 저항으로 구리와 구리를 서로 직접 연결할 수 있으며, 웨이퍼와 패키징의 경계를 모호하게 한다. 포베로스 다이렉트는 3D 적층 상호연결 밀도를 10 마이크론 이하로 범프 피치를 구현해 이전에는 달성할 수 없었던 기능별로 다이를 분리할 수있는 새로운 개념을 제시했다. 포베로스 다이렉트는 포베로스 옴니를 상호 보완하는 제품으로 2023년 생산될 예정이다.

인텔은 아마존웹서비스(AWS)가 인텔 파운드리 서비스(IFS) 패키징 솔루션의 첫번째 고객이 될 것이라고 발표했다.



댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.