[디지털경제뉴스 차수상 기자] 인텔은 실제 제품과 유사한 테스트 칩에 후면 전력 공급 기술을 구현했다고 밝혔다.
인텔이 구현한 이 기술은 ‘파워비아(PowerVia)’다. 이 기술은 인텔의 후면 전력 공급 솔루션으로 2024년 상반기에 인텔 20A 공정 노드에 적용된다. 파워비아는 전력 라우팅을 웨이퍼의 후면으로 이동해 작업영역을 확장할 때 발생하는 상호 연결 병목 현상을 해결한다. 파워비아는 인텔 파운드리 서비스(IFS) 고객 등 칩 설계자에게 제품의 에너지 및 성능을 개선할 수 있는 방법을 제시한다.
인텔은 “후면 전력 공급 기술을 경쟁사 대비 한발 먼저 시장에 선보일 수 있게 됐다”며, “파워비아는 인텔의 야심찬 ‘4년 내 5개 노드 달성’ 전략과 2030년까지 단일 패키징에 1조개의 트랜지스터 탑재 목표 달성에 주요한 이정표가 될 것”이라고 밝혔다.
인공지능 및 그래픽 등으로 인해 증가하는 컴퓨팅 수요를 충족하려면 더 작고 고밀도의 강력한 트랜지스터가 필요하다. 지난 수십 년 동안 트랜지스터 아키텍처 내의 전력과 신호 라인은 동일한 리소스를 활용해왔다.
파워비아는 현재 칩 설계자들이 직면하고 있는 상호 연결 병목 문제를 해결한 제품이다. 파워비아 솔루션을 적용하면 전력과 신호 라인을 분리해 성능과 에너지 효율을 높이고 더 좋은 결과를 고객에 제공할 수 있다. 트랜지스터 확대에서 후면 전력 공급 기술은 필수적이며, 칩 설계자는 리소스를 희생하지 않고 트랜지스터 밀도를 높여 고객에 더 강력한 성능을 제공할 수 있다.
인텔 20A와 인텔 18A는 파워비아 후면 전력 공급 기술 및 리본펫 GAA 기술을 모두 적용할 예정이다. 후면 전력 공급 기술은 트랜지스터에 전력을 공급하는 완전히 새로운 방식인 만큼 제품의 발열 관리와 버그 제거를 위한 설계에서 새로운 도전과제를 제시했다.
인텔은 이 문제를 해결하기 위해 리본펫 개발과 파워비아의 개발을 분리해 인텔의 20A 및 18A 공정 노드 기반 실리콘에서 구현할 수 있도록 지원했다. 인텔의 엔지니어들은 발열 문제를 방지하고자 완화 기술을 개발했다. 또, 디버그 커뮤니티는 새로운 설계 구조에서 버그가 적절히 제거될 수 있도록 하는 새로운 기술을 개발했다. 그 결과, 테스트에서 견고한 수율 및 신뢰성 지표를 제공했다.
이 테스트는 극자외선(EUV) 리소그래피로 구현된 설계 규칙을 활용해 다이의 넓은 영역에서 90% 이상의 표준 셀 활용률 등의 결과를 도출했으며 셀 밀도를 높여 비용 절감 효과를 가져왔다. 또한 테스트 결과 30% 이상 플랫폼 전압 강하를 개선했고, 6% 빠른 클럭 스피드를 보였다.
인텔은 무어의 법칙을 지속하기 위해 스트레인드 실리콘, 하이케이(Hi-K) 메탈 게이트, 핀펫(FinFET) 등의 신기술을 개발했다. 인텔은 2024년 출시되는 파워비아 및 리본펫 게이트 올 어라운드(GAA: Gate-All-Around) 기술을 바탕으로 칩 설계 및 공정을 혁신해 나갈 예정이다.
